假设主频为100MHz的微处理器以非流水线方式访问存取时间为50ns的DRAM存储器,则在T1周期与T2周期之间至少应插入【 】个等待状态。
答案说明:本题目答案来自网络整理或转载,最终答案请以官网为准。
答 案:5
5 解析:主频为100MHz的处理器时钟周期为10ns,因此为了能够满足访问50ns的存储器,需要加入至少5个等待状态。
假设主频为100MHz的微处理器以非流水线方式访问存取时间为50ns的DRAM存储器,则在T1周期与T2周期之间至少应插入【 】个等待状态。
Copyright © 2016-2020 www.365daan.com All Rights Reserved. 365答案网 版权所有 备案号:
部分内容来自互联网,版权归原作者所有,如有冒犯请联系我们,我们将在三个工作时内妥善处理。